(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-289853 (P2002-289853A)

(43)公開日 平成14年10月4日(2002.10.4)

(51) Int.Cl.7

識別記号

FΙ

テーマコード(参考)

H01L 29/78

652

H01L 29/78

652M

652T

653A

653

審査請求 未請求 請求項の数7 OL (全 7 頁)

(21)出願番号

特願2001-92163(P2001-92163)

(22)出願日

平成13年3月28日(2001.3.28)

(71)出願人 000116024

ローム株式会社

京都府京都市右京区西院灣崎町21番地

(72) 発明者 髙石 昌

京都市右京区西院灣崎町21番地 ローム株

式会社内

(74)代理人 100098464


弁理士 河村 洌


(54) 【発明の名称】 半導体装置およびその製法

(57)【要約】

【課題】 同じ大きさのチップ面積で、ゲート幅を大き くしてオン抵抗を小さくし、大電流化を図ることができ る構造の絶縁ゲート駆動型素子を有する半導体装置およ びその製法を提供する。

【解決手段】 半導体層1にチャネル領域2aを形成す るチャネル拡散領域2が設けられ、その上にソース領域 3が形成されており、ソース領域3表面にソース電極7 が金属膜により形成されている。そして、ソース電極7 の金属がソース領域3およびチャネル拡散領域2内にス パイクして半導体層との合金層7aが形成され、その合 金層7aを介してソース電極7がソース領域3およびチ ャネル拡散領域2との両方にオーミックコンタクトされ ている。





ソース電耗

チャネル拡散領域 ソース領域

4 ゲート酸化膜

【特許請求の範囲】

【請求項1】 ソース領域とドレイン領域とで挟まれるチャネル領域を絶縁ゲート電極により制御する絶縁ゲート駆動型素子を有する半導体装置であって、前記チャネル領域を形成するチャネル拡散領域上にソース領域が形成される部分を少なくとも有し、該ソース領域表面にソース電極が金属膜により形成され、該ソース電極の金属が前記ソース領域および前記チャネル拡散領域内にスパイクして半導体層との合金層が形成され、該合金層を介して前記ソース電極が前記ソース領域および前記チャネル拡散領域との両方にオーミックコンタクトされてなる半導体装置。

【請求項2】 前記絶縁ゲート駆動型素子が、半導体層の凹溝内にゲート酸化膜を介して前記ゲート電極が形成され、該凹溝の横に前記チャネル拡散領域とソース領域が縦方向に形成されるトレンチ構造の素子である請求項1記載の半導体装置。

【請求項3】 前記絶縁ゲート駆動型素子が、半導体層の表面にゲート酸化膜を介して前記ゲート電極が形成されるプレーナ型素子である請求項1記載の半導体装置。 【請求項4】 前記半導体層がシリコンまたは炭化シリコンであり、前記ソース電極がアルミニウムからなる請求項1、2または3記載の半導体装置。

【請求項5】 (a)ドレイン領域とする第1導電形の 半導体層にトレンチを形成し、該トレンチ内にゲート酸 化膜を介してゲート電極を形成する工程と、(b)前記 ゲート電極周囲の前記半導体層に第2導電形不純物およ び第1導電形不純物を順次拡散することによりチャネル 拡散領域およびソース領域を縦方向に形成する工程と、

(c)前記ソース領域表面に金属膜からなるソース電極 30 を形成する工程と、(d)熱処理を施し、前記ソース電極の金属膜を前記ソース領域およびチャネル拡散領域にスパイクさせることにより、前記ソース電極が該ソース領域およびチャネル拡散領域とそれぞれオーミックコンタクトする合金層を形成する工程と、(e)前記第1導電形半導体層と電気的に接続してドレイン電極を形成する工程とを有する半導体装置の製法。

【請求項6】 前記ソース電極の形成を、前記半導体層表面に形成した絶縁膜に前記ゲート酸化膜から離間するようにコンタクト孔を形成してから行う請求項5記載の 40半導体装置の製法。

【請求項7】 (a')ドレイン領域とする第1導電形の半導体層の表面にゲート酸化膜を介してゲート電極を形成する工程と、(b')前記ゲート電極周囲の前記半導体層に第2導電形不純物および第1導電形不純物を順次拡散することにより、前記ゲート電極の下側にチャネル領域が形成されるようにチャネル拡散領域およびソース領域を形成する工程と、(c)前記ソース領域表面に金属膜からなるソース電極を形成する工程と、(d)熱処理を施し、前記ソース電極の金属膜を前記ソース領域50

2

およびチャネル拡散領域にスパイクさせることにより、 前記ソース電極が該ソース領域およびチャネル拡散領域 とそれぞれオーミックコンタクトする合金層を形成する 工程と、(e)前記第1導電形半導体層と電気的に接続 してドレイン電極を形成する工程とを有する半導体装置 の製法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、縦型MOSFET や絶縁ゲート型バイポーラトランジスタ(IGBT)などのゲート駆動型素子を有するパワー半導体装置およびその製法に関する。さらに詳しくは、オン抵抗が小さく、大電流が得られるパワー用のゲート駆動型半導体装置およびその製法に関する。

[0002]

【従来の技術】従来、ハイパワー用ゲート駆動型パワー MOSトランジスタは、大電流化のため、トランジスタ セルを多数個マトリクス状に並列に形成する構造が採ら れている。たとえばプレーナ構造のトランジスタは、図 20 4に示されるように、たとえば n*形の半導体基板 21 a上に、ドレイン領域とするn形の半導体層(エピタキ シャル成長層)21がエピタキシャル成長され、その表 面側にp形不純物を拡散することによりp形のボディ領 域22が形成され、そのボディ領域22の外周部にn* 形のソース領域23が形成されている。ボディ領域22 の端部およびその外側に位置する半導体層21の表面側 にゲート酸化膜24を介してゲート電極25が設けら れ、ボディ領域の外周部にチャネル領域22aが形成さ れている。そして、ソース領域23と接続するように層 間絶縁膜26に設けられるコンタクト孔を介してA1な どによりソース電極 (ソース配線) 27が形成され、半 導体基板21aの裏面にドレイン電極28が形成される ことにより形成されている。

【0003】一方、ゲート電極を半導体層に形成した溝内に埋め込むトレンチ構造のパワー用MOSFETは、図5にその一例が示されるように、半導体層21に凹溝が格子状に形成され、その内部にゲート電極25とするポリシリコンが埋め込まれ、酸化によりその周囲にゲート酸化膜24が形成され、その周囲にp形のチャネル拡散領域22とれ、形ソース領域23が形成され、縦方向にチャネル領域22aが形成されている。そのソース領域23およびチャネル拡散領域22とオーミックコンタクトするようにソース電極27が形成され、半導体基板21aの裏面にドレイン電極28が形成されることは図4と同様である。

【0004】なお、これらのトランジスタにおけるゲート電極の平面的構造は、正方形や5角形、6角形などの任意の形状に形成される。また、これらのトランジスタでは、モータのような誘導性負荷に接続されることが多く、その場合、動作をオフにするとき、逆方向の起電力

10

が印加されることがあり、トランジスタが破壊するのを 防止するため、前述のように、ソース電極27をチャネ ル拡散領域22とも接続させることにより、ソース・ド レイン間に逆方向の保護用ダイオードを形成する方法が 採られている。

[0005]

【発明が解決しようとする課題】前述のような大電流用 のトランジスタでは、定められた大きさのチップ内にで きるだけ多くのトランジスタセルを作り、オン抵抗を下 げることが重要である。オン抵抗を小さくするために は、チャネル幅をできるだけ大きくすることが効果的で あり、前述の構造のトランジスタでは、ゲート電極周囲 に形成されるチャネル領域22aの幅(ゲート電極周囲 の長さ)の合計をできるだけ多くすることが好ましい。 しかし、従来のとの種のトランジスタでは、半導体層の 表面で、チャネル拡散領域にソース電極をオーミックコ ンタクトさせるため、ソース領域とチャネル拡散領域の 両方を半導体層の表面に露出させる必要があると共に、 ソース領域を拡散するときのマスク重ね合せのマージ ン、コンタクト孔とソース領域とのマスク重ね合せマー 20 ジンが必要なことから、たとえば図5に示される構造 で、コンタクト孔の大きさCが2~2 .5 μ m程度とな り、セル間隔 (ゲート電極間のピッチ) Aは、4.5~ 5μm程度が限界である。この場合、ソース領域の幅Β は0.8~1μm程度である。そのため、セルの小形化 を充分に行うことができず、オン抵抗の低減化を充分に 図れないという問題がある。

【0006】本発明は、このような問題を解決するため になされたもので、同じ大きさのチップ面積で、ゲート 幅を大きくしてオン抵抗を小さくし、大電流化を図るこ とができる構造の絶縁ゲート駆動型素子を有する半導体 装置を提供することを目的とする。

【0007】本発明の他の目的は、チャネル拡散領域と ソース領域の両方にソース電極をコンタクトさせる素子 を有する場合に、非常に小さい面積で、しかも簡単な工 程でコンタクトさせ得る半導体装置の製法を提供すると とにある。

[8000]

【課題を解決するための手段】本発明者は、絶縁ゲート 型半導体装置のオン抵抗を小さくして、小さなチップサ 40 イズで大きな電流を得ることができる半導体装置を得る ため鋭意検討を重ねた結果、通常、半導体層の表面にA 1などの金属膜を直接電極として設けると、半導体層の 中にスパイクしてショートなどの問題を引き起こすた め、バリアメタル層を介在させることが常識になってい るが、とのスパイクにより半導体層中に入り込む量が成 膜する金属膜の厚さおよび熱処理などの条件を制御する ことにより、コントロールすることができ、そのスパイ クした合金層が半導体層と充分にオーミックコンタクト が得られることを見出した。そして、ソース領域とチャ 50 記ソース電極が該ソース領域およびチャネル拡散領域と

ネル拡散領域の両方にソース電極をコンタクトさせる場 合でも、ソース領域とチャネル拡散領域を縦方向に形成 し、ソース電極を下層のチャネル拡散領域までスパイク させることにより、両層共に良好なオーミックコンタク トが得られることを見出した。

【0009】本発明による半導体装置は、ソース領域と ドレイン領域とで挟まれるチャネル領域を絶縁ゲート電 極により制御する絶縁ゲート駆動型素子を有する半導体 装置であって、前記チャネル領域を形成するチャネル拡 **散領域上にソース領域が形成される部分を少なくとも有** し、該ソース領域表面にソース電極が金属膜により形成 され、該ソース電極の金属が前記ソース領域および前記 チャネル拡散領域内にスパイクして半導体層との合金層 が形成され、該合金層を介して前記ソース電極が前記ソ ース領域および前記チャネル拡散領域との両方にオーミ ックコンタクトされている。

【0010】この構造にすることにより、ソース領域拡 散のためのマスキングは必要がなく、アライメントマー ジンもコンタクト孔形成の際だけでよく、それほど必要 としないと共に、半導体層の表面にソース領域とチャネ ル拡散領域の両方にコンタクトするための領域を設ける 必要もなく、表面にソース領域のみが露出しておればよ いため、コンタクト孔を非常に小さくすることができ る。その結果、ゲート電極間隔を非常に狭くすることが でき、セルの数を増やすことができるため、ゲート幅が 大きくなり、オン抵抗を小さくすることができ、大電流 が得られるハイパワーの半導体装置とすることができ

【0011】具体的には、前記絶縁ゲート駆動型素子 が、半導体層の凹溝内に前記ゲート電極が形成され、該 凹溝の横に前記チャネル拡散領域とソース領域が縦方向 に形成されるトレンチ構造の素子であったり、半導体層 の表面にゲート酸化膜を介して前記ゲート電極が形成さ れるプレーナ型素子であってもよい。

【0012】また、前記半導体層は、シリコンの他、炭 化シリコンなどを用いることもでき、前記ソース電極が アルミニウムであれば、シリコンまたは炭化シリコンと 合金化しやすく、スパイクによる合金層を形成しやす 4.

【0013】本発明による半導体装置の製法は、(a) ドレイン領域とする第1導電形の半導体層に凹溝を形成 し、該凹溝内にゲート酸化膜を介してゲート電極を形成 する工程と、(b)前記ゲート電極周囲の前記半導体層 に第2導電形不純物および第1導電形不純物を順次拡散 することによりチャネル拡散領域およびソース領域を縦 方向に形成する工程と、(c)前記ソース領域表面に金 属膜からなるソース電極を形成する工程と、(d)熱処 理を施し、前記ソース電極の金属膜を前記ソース領域お よびチャネル拡散領域にスパイクさせることにより、前

それぞれオーミックコンタクトする合金層を形成する工程と、(e)前記第1導電形半導体層と電気的に接続してドレイン電極を形成する工程とを有することを特徴とする。ここに各工程の順序は限定されず、たとえば(a)と(b)とが逆に行われてもよい。

【0014】この方法で行うことにより、チャネル拡散 領域とソース領域とを完全に縦方向に形成することができ、トレンチ構造のゲート駆動型半導体装置を非常に小 さな面積で形成することができる。

【0015】前記ソース電極の形成を、前記半導体層表 10 面に形成した絶縁膜に前記ゲート酸化膜から離間するよ うにコンタクト孔を形成してから行うことにより、チャ ネル領域が合金層により侵食される虞がなく好ましい。 [0016] 本発明による半導体装置の製法における他 の形態は、プレーナタイプのゲート駆動型半導体装置の 製法で、(a')ドレイン領域とする第1導電形の半導 体層の表面にゲート酸化膜を介してゲート電極を形成す る工程と、(b')前記ゲート電極周囲の前記半導体層 に第2導電形不純物および第1導電形不純物を順次拡散 することにより、前記ゲート電極の下側にチャネル領域 20 が形成されるようにチャネル拡散領域およびソース領域 を形成する工程と、(c)前記ソース領域表面に金属膜 からなるソース電極を形成する工程と、(d)熱処理を し、前記ソース電極の金属膜を前記ソース領域およびチ ャネル拡散領域にスパイクさせることにより、該ソース 領域およびチャネル拡散領域とそれぞれオーミックコン タクトさせる合金層を形成する工程と、(e)前記第1 導電形半導体層と電気的に接続してドレイン電極を形成 する工程とを有することを特徴とする。

【0017】 この方法によっても、チャネル拡散領域をソース電極とコンタクトさせるために半導体層の表面に露出させる必要がなく、非常にセルの間隔を小さくすることができ、セルの数を増やしてゲート幅を大きくし、大電流化が可能となる。

[0018]

【発明の実施の形態】つぎに、図面を参照しながら本発明の半導体装置およびその製法について説明をする。本発明による半導体装置は、図1にその一実施形態であるゲート電極がトレンチ構造であるMOSFETの一部の断面説明図が示されるように、半導体層1にチャネル領域2 a を形成するチャネル拡散領域2 が設けられ、その上にソース領域3が形成されており、ソース領域3 表面にソース電極7が金属膜により形成されている。そして、ソース電極7の金属がソース領域3 およびチャネル拡散領域2内にスパイクして半導体層との合金層7 a が形成され、その合金層7 a を介してソース電極7がソース領域3 およびチャネル拡散領域2との両方にオーミックコンタクトされている。

[0019]半導体層1は、たとえばシリコンからなり 不純物濃度の大きいn[・]形半導体基板1aに5μm程度 6

の厚さにエピタキシャル成長されたシリコンからなる n 形半導体層で、その表面にボロンなどからなる p 形不純物が拡散され、さらにリンなどからなる n 形不純物が拡散されるととにより、p 形のチャネル拡散領域 2 が 1 μ m程度の厚さで、n * 形のソース領域 3 が 0 . 3 μ m程度の厚さにそれぞれ形成されている。

【0020】そして、図1(b)に平面説明図が示されるように、ビッチが 2μ m程度の間隔(A)で格子状に 0.5μ m幅(E)程度で、 1.5μ m程度の深さに凹溝が形成され、その凹溝内にゲート酸化膜4を介してボリシリコンなどからなるゲート電極5が形成されている。半導体層の表面全面に SiO_2 などからなる絶縁膜6が形成され、ソース領域3が露出するようにコンタクト孔6aが形成され、その表面にソース電極7とするためのA1などからなる金属膜を 3μ m程度の厚さ成膜されている。

【0021】この状態で、400℃程度、30分程度の 熱処理を行うことにより、ソース電極7とソース領域3 との界面における相互作用と相俟って、SiがA1中に 拡散されることにより、A1とSiとの合金層が半導体 層の内部に進み、図1(a)に示されるように先端が尖った合金層7aが形成される。この合金層7aは、熱処 理の温度および時間により、その内部へのスパイク深さ が変化し、チャネル拡散領域2内に入り込み、かつ、チャネル拡散領域2を突き抜けないように形成されている

【0022】すなわち、前述のように、本発明者は、絶 縁ゲート型半導体装置のオン抵抗を小さくして、小さな チップサイズで大きな電流を得ることができる半導体装 置を得るため鋭意検討を重ねた結果、半導体層表面に設 けられる金属膜がスパイクにより半導体層中に入り込む 量は、成膜する金属膜の厚さおよび熱処理などの条件を 制御することにより、コントロールすることができ、そ の制御により図1(a)に示されるように、ソース領域 3およびチャネル拡散領域2のみにオーミックコンタク トをさせることができ、しかもチャネル拡散領域2を突 き抜けないようにすることができることを見出した。 【0023】との合金層の深さ、すなわち、いわゆるス パイクの深さは、熱処理の温度を高く、または熱処理の 時間を長くすることにより深くなり、非常に精度よく制 御できた。たとえばSiに対してAl膜を設ける場合、 300℃程度からスパイクは始まるが、400℃程度で 行うのが最も効率的で、しかも精度よくスパイクの深さ を制御することができた。たとえば400℃程度で30 分程度の熱処理を行うことにより、 $0.6 \sim 0.8 \mu m$ 程 度の深さだけスパイクし、前述の0.3μm程度のソー ス領域3と、1μm程度のチャネル拡散領域2の拡散深 さであれば、この条件で合金化処理を行うことにより、 両層にオーミックコンタクトを採りながら、チャネル拡 散領域2を突き抜ける虞は全然生じない。その結果、前

述のように、チャネル拡散領域2とソース領域3とが縦方向に重なる部分を形成しておくことにより、その表面からAlなどの金属をスパイクさせれば、両層と直接オーミックコンタクトをさせることができた。

【0024】また、コンタクト孔の大きさが、1辺1μm程度以下であれば、殆ど全体的に1本のスパイクで入り込み、それより大きい10μm程度のコンタクト孔では、全体で均一にスパイクしないで、何本にも分れてスパイクすることも判明した。

【0025】図1に示される構造にすることにより、コ 10 ンタクト孔6a形成用のマスクと凹溝形成用のマスクと の重ね合せのマージンだけを考慮すればよいため、ま た、半導体層表面のコンタクト孔はソース領域だけにコ ンタクトさせれば良いため、非常にセル間隔を小さく形 成することができる。たとえば、コンタクト孔の大きさ Cを1µm程度にすることができ、セル間隔Aは、1. 5~2μmに形成することができる。図1に示される例 では、ソース電極7とゲート電極5とのショートを避け るため、また、チャネル領域2 a が合金層で侵食されな いようにするため、ゲート電極5上も含めた半導体層の 20 表面にSi〇,などの絶縁膜6を形成し、ゲート酸化膜 4と離間してコンタクト孔を形成し、ソース電極7が形 成されているが、ゲート電極5の上部を充分に酸化して 酸化膜を形成しておくことにより、絶縁膜6を設けない で、すなわちコンタクト孔を形成しないで、ソース電極 7を形成することができ、マスク精度ギリギリの大き さ、たとえばD=0.4 μ m、E=0.3 μ m程度、セル 間隔Αを0.7μm程度に小さくすることも可能であ る。

【0026】たとえば従来構造でゲート電極5周囲のゲ ート酸化膜4の幅E (図1 (b)参照)が0.5 μm、 隣接するゲート酸化膜4の間隔Dが4.5μm(セル間 隔Aが5μm)であったのを、本発明によりEは同じ で、Dを2μmに狭くすると、トランジスタセルの間隔 Aは、5 µmから2.5 µmと半分になり、単位面積当 り、セルの数を4倍にすることができる。一方、オン抵 抗に影響するゲート幅となるゲート酸化膜周囲の長さ は、2/4.5×4 (単位面積当りのセルの数) = 1.7 8となり、抵抗が1.78分の1、すなわち電流を1.7 8倍にすることができる。同様に、Dを1.5 μm、1 μm、0.5μmにすると、それぞれ電流を2.08倍、 2.47倍、2.78倍と増やすことができる。現在のた とえばi線による微細加工における露光技術の精度で は、0.35μm程度にすることができ、この技術を適 用すれば、Dを0.35μmにできるのみならず、ゲー ト電極の幅Eも0.35μm程度にすることができるた め、より一層単位面積当りのセルの数を増やすことがで き、大電流化することができる。

【0027】つぎに、とのトレンチ構造のMOSFETの製造方法について、図2を参照しながら説明をする。

まず図2(a)に示されるように、n⁺形半導体基板1 a上にn形半導体層1を5μm程度エピタキシャル成長 する。そして、その表面からボロンなどのp形不純物を 拡散しp形のチャネル拡散領域2を形成し、ついで、リ ンなどのn形不純物を拡散してn⁺形のソース領域3を 形成する。

【0028】その後、図1(b)にゲート電極のバターンが示されるような格子状の開口部を有するレジスト膜を半導体層表面全面に形成し、RIEなどのドライエッチングにより1.5μm程度の深さの凹溝を形成する。その後、レジスト膜を除去し、全面にポリシリコンを堆積して凹溝内にポリシリコンを埋め込み、エッチバックなどにより表面のポリシリコン膜を除去する。その後、900℃程度で、30分程度の熱処理を行うことにより、図2(b)に示されるように、凹溝内にゲート電極5 および0.05μm程度の厚さのゲート酸化膜4を形成する。

【0029】ついで、図2(c)に示されるように、半導体層の表面にSiO。などの絶縁膜6をCVD法などにより、 0.5μ m程度成膜し、ゲート電極5上を被覆し、その周囲にソース領域3が露出するように開口部6aを形成する。そして、全面にA1などの金属膜をスパッタリング法などにより 3μ m程度の厚さ成膜し、ソース電極7を形成する。

【0030】ついで、チッ素(N₂)の雰囲気で、400℃程度、30分程度の熱処理を行うととにより、ソース電極7の金属材料が、図2(d)に示されるように、半導体層のSiと合金化し、ソース領域3およびチャネル拡散領域2内にスパイクして、合金層7aを形成する。この場合、前述のように、この熱処理の温度および時間により、スパイクの深さが変るため、チャネル拡散領域2内に入り込んでオーミックコンタクトが得られると共に、チャネル拡散領域2を突き抜けて半導体層1に達しないように熱処理の条件を制御する必要がある。その後、半導体基板1aの裏面に、Tiなどの金属をスパッタリングなどにより成膜して、ドレイン電極8を形成することにより、図1(a)に示されるトレンチ構造のMOSFETが得られる。

【0031】なお、図2に示される例では、チャネル拡 散領域2およびソース領域3用の拡散をしてから、凹溝 を形成してゲート電極5を形成したが、半導体層1をエ ビタキシャル成長した後に、ゲート電極5形成してから チャネル拡散領域2およびソース領域3用の拡散を行っ てもよい。

【0032】前述の例は、トレンチ構造のMOSFET であったが、プレーナ型のMOSFETの例が図3に示されている。このプレーナ型のMOSFETを得るには、前述の例と同様に、n・形の半導体基板1aにn形の半導体層1をエピタキシャル成長し、その表面にゲート酸化膜4を介してゲート電極5を形成する。そして、

10

そのゲート電極5をマスクとしてp形不純物を拡散し、ついでn形不純物を拡散することにより、等方的に、しかも最初に拡散した不純物は後の拡散でも再度拡散するため、チャネル拡散領域2は図3に示されるようにゲート電極5の下まで拡散し、ソース領域3との間に間隙部を有してゲート電極5の下にチャネル領域2aが形成される。

【0033】そして、前述の例と同様に、全面に絶縁膜6を成膜し、ソース領域3を露出させる開口部6aを形成してソース電極7を形成する。さらに、前述と同様の10熱処理を行うことにより、スパイクさせ、チャネル拡散領域2およびソース領域3とオーミックコンタクトが得られる合金層7aを形成し、半導体基板1aの裏面にドレイン電極8を形成することにより、図3に示されるプレーナ型のMOSFETが得られる。

【0034】前述の例は、縦型MOSFETの例であったが、この縦型MOSFETにさらにバイポーラトランジスタが作り込まれる絶縁ゲート型バイポーラトランジスタ(IGBT)でも同様である。

[0035]

【発明の効果】本発明によれば、MOSFETのチャネル拡散領域とソース領域との両方にオーミックコンタクトを得るのに、チャネル拡散領域とソース領域とが縦方向に重なるように形成した部分の表面にソース電極を設け、その金属材料を下層のチャネル拡散領域までスパイ米

* クさせてオーミックコンタクトを得ているため、非常に 小さな面積で両層にコンタクトさせることができる。そ の結果、単位面積当りのトランジスタセルの数を非常に 増やすことができ、オン抵抗を1/2以下にすることが でき、同じ動作電圧で電流を2倍以上に増やすことがで きる。

【図面の簡単な説明】

【図1】本発明の半導体装置の一実施形態であるトレンチ型MOSFETの断面および平面の説明図である。

10 【図2】図1に示されるMOSFETの製造工程を示す 断面説明図である。

【図3】本発明による半導体装置のプレーナ型の例を示す断面説明図である。


【図4】従来のプレーナ型MOSFETの構造を示す断面説明図である。

【図5】従来のトレンチ構造によるMOSFETの構造 を示す断面説明図である。


【符号の説明】

- 1 半導体層
- 20 2 チャネル拡散領域
 - 3 ソース領域
 - 4 ゲート酸化膜
 - 5 ゲート電極
 - 7 ソース電極
 - 7 a 合金層


[図3]




【図5】



【図4】





- - 1
 半導体層
 5
 ゲート電極

 2
 チャネル位数領域
 7
 ソース電極

 3
 ソース領域
 7 a
 合金層
 - 3 ソース領域 7.a. 合金 4. ゲート酸化膜

【図2】

